Intel
Intel e supporto a x86-64: alcuni possibili scenari
di Paolo Corsini pubblicata il 29 Dicembre 2003, alle 09:17 nel canale Private Cloud
Il notevole intresse da parte degli sviluppatori e dei clienti che stanno raccogliendo i processori AMD64 potrebbe spingere Intel a integrare estensioni a 64bit nelle proprie cpu
Sapphire NITRO+ Radeon RX 9070 XT recensione: una GPU AMD con connettore 12V-2x6
Recensione Onyx Boox Palma 2: solo evoluzione ma rimane unico 
MWC 2025: dalle reti alle applicazioni, il 5G diventa l’infrastruttura per il futuro dell’IA
PlayStation e KitKat per la Pasqua 2025: uova a tema Astro Bot e PS5 in palio
WINDTRE unisce le forze con SDA Bocconi e AUSED. Obiettivo: aiutare la PA nel percorso verso le smart city
ServiceNow sempre più smart: arrivano gli agenti IA preconfigurati per CRM, HR, IT (e non solo)
84 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - infoMa chi siete?
Ragazzi ........... capire quello che scrivete è davvero difficile!!!Venite forse da un'altro pianeta ............
Scherzi a parte è interessante assistere ad un dibattito (scritto) tra utenti evidentemente competenti!!!
Ciao a tutti e felice anno nuovo!!!!!!
Gio&Gio
Per quel poco che ho capito, sevono soprattutto per algo crittografici, possibilmente eseguiti in real-time.
Sbagli: per questo tipo di algoritmi servono di più registri più ampi (64, 128 e più bit), non una quantità maggiore di registri (diciamo in misura minore).
Più registri servono, ad esempio, per il parsing di linguaggi molto complessi, come il Perl.
Beh, i margini di miglioramento ci sono sempre, semplicemente non pensiamo che possano esistere compilatori, anche in un lontano futuro, che possano generare codice ottimizzato.
Considera che il "costo" della decodifica viene "spalmato" sui primi stadi di pipeline, per cui l'overhead introdotto da questa prima fase ormai è decisamente contenuto rispetto al passato. Difatti se guardi gli x86, abbiamo processori da 10 (Athlon), 12 (AMD64) e 20+ (P4) stadi di pipeline: rispetto al passato sono veramente molti, e in futuro assisteremo a ulteriori aumenti. Inoltre anche RISC sono ormai orientati verso quest'approccio: vedi Power4 e G5 di IBM, che addirittura presentano anche più stadi di pipeline del P4 (fino a 26!), e suddividono le istruzioni in una o più microistruzioni "ancora più RISC".
Insomma, mi sembra che l'approccio a lunghezza variabile non sia più penalizzante, ma al contrario sia diventato un punto di forza.
Lo sono comunque se consideri che la dimensione della cache codice L1 non è elevata.
Sono interessanti perché sono più semplici da implementare.
Lo puoi comunque fare anche con istruzioni a lunghezza variabile nella fase di pre-decodifica delle istruzioni, come ho già riportato. Addirittura gli Athlon e AMD64 conservano nella cache L1 e L2 delle informazioni aggiuntive per conoscere queste informazioni.
Intendevo "pezzi" proprio nel senso che è raro scrivere un programma intero in assembly...in qualsiasi architettura...
Dipende anche dal tipo di architettura. Ai tempi dell'Amiga i programmi li facevo sempre in assembly Motorola 680x0 (a parte alcuni programmi per la scuola o università
se intel utilizzasse le stesse istruzioni introdotte da amd non si risolverebbero tutti i problemi?
Sicuramente. E avremmo di nuovo una sana concorrenza...
Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".