Knight Ferry: multicore per il datacenter da Intel

Sono trascorse un paio di settimane dal primo annuncio ufficiale di Intel della famiglia di prodotti Knight Corner, nome che indica una nuova architettura di GPU specificamente sviluppata per le elaborazioni scientifiche e di ricerca ad alto grado di parallelismo. Il target di riferimento è il mercato HPC (high performance computing); l'architettura è sviluppata a partire da quella Intel many integrated core (MIC), la stessa applicata per Larrabee. La nuova soluzione, destinata quindi ad ambienti estremamente verticali, sarà prodotta a 22 nanometri e consentirà di sfruttare oltre 50 core all'interno dello stesso processore.

Per permettere agli sviluppatori di acquisire maggiore familiarità con questa architettura e con la sua programmazione Intel ha avviato la distribuzione del kit di sviluppo ad un numero ristretto di programmatori selezionati, kit che prende il nome di Knight Ferry e che si caratterizza per la presenza di 32 core con frequenza di 1,2GHz.

In concomitanza con l'edizione 2010 dell'International Supercomputing di Amburgo Intel ha eseguito alcune dimostrazioni con questa architettura di GPU; nel video messo a disposizione è stata fornita una dimostrazione delle potenzialità di questa architettura nell'esecuzione di LU Matrix multiplier, operazione fortemente parallelizzabile che quindi può sfruttare le peculiarità architetturali di una GPU al meglio.

Il precedente valore record indicato da Intel è pari a poco più di 400 Gflops al secondo; con l'architettura Many Integrated Core è stato possibile superare i 500 Gflops al secondo. Intel ha voluto sottolineare come la compatibilità con applicazioni x86 sia uno degli elementi di maggiore interesse della famiglia di prodotti Knight Corner da parte degli sviluppatori ai quali sono stati messi a disposizione questi prodotti.

Nel corso della seconda metà del 2010 Intel estenderà la collaborazione con gli sviluppatori interessati alle proprie soluzioni MIC, introducendo una vasta gamma di tool di sviluppo dedicati. Lo scopo è ovviamente quello di rendere più facile la migrazione di programmi già scritti e ottimizzati per piattaforme Xeon, grazie anche alla presenza di tool e tecniche di ottimizzazione comuni e beneficiando in questo senso della compatibilità con codice x86 nativo.