Dual Opteron per MSI

Si saranno buttati sul risparmio o per problemi di spazio della piastra madre.

Non è una soluzione che mi piace, in tutta sincerità, perché limita l'espandibilità totale e introduce una certa asimmetria nella gestione della memoria a carico di ogni CPU...

grazie per la risposta completa e competente cdimauro

ciaobye

Chi ha ragione: soalle o cdimauro? La memoria è condivisa o ognuno ha la propria?

Ha ragione cdimauro..

L'opteron ha il memory controller integrato, quindi la gestione della memoria è su questa scheda rimarrà squilibrata..

Abbiamo ragione tutti e due.

Ogni Opteron "vede" la memoria dell'altro processore e vi può accedere tramite il bus HyperTransport che li interfaccia, per cui quando un dato non è presente nella memoria locale, viene effettuata una richiesta all'altro processore, che la processa e ritorna i dati. Ovviamente l'accesso a questa memoria è un po' più lento rispetto a quella locale, ma non di tanto: anche in configurazione ad 8 processori e quindi con 2 passaggi come caso peggiore, la latenza è comunque molto inferiore a qualunque chipset attuale, grazie sia al memory controller integrato (che la riduce) sia al bus HT dedicato, appunto...

Comunque è compito dei s.o. fare in modo di allocare la memoria giusta per ogni processore, in modo da farli lavorare al massimo delle prestazioni. Per fortuna si tratta di un lavoro MOLTO più semplice rispetto, invece, alle ottimizzazioni necessarie all'Hyper-Threading del P4...

IMHO non è condivisa... Anche perchè sarebbe difficile interfacciarsi con il controller della memmoria che è all'interno della CPU per indirizzare la memoria della scheda video

oddio il grande cla__vice__to...
e' un immenso onore assistere ad un altro dei tuoi magnifici pezzi...


http://forum.hwupgrade.it/viewtopic...hlight=#4499480

No, in questo senso è proprio "condivisa": tutte le richieste che arrivano al bus HT della prima CPU a cui arrivano le richieste di lettura/scrittura di dati da parte di qualunque periferica, AGP incluso, sono servite dalla CPU in oggetto se è la memoria indirizzata è la sua, oppure "smistate" alla CPU "più vicina" (a seconda dello schema), sempre tramite HT, finché le richieste non sono servite e rispedite secondo lo stesso schema.

Sembra un po' complicato come meccanismo, ma tutta la gestione è affidato ai bus HT e ai memory controller all'interno della CPU, che si occupano di gestire il tutto in modo "trasparente", senza che la CPU vera e propria sia interessata da tutte queste operazioni.

E' chiaro, come ho già detto, che in questi casi la latenza sarà maggiore rispetto all'accesso che la CPU ha alla sua memoria, ma abbiamo visto quanto è efficiente il memory controller, e dai datasheet forniti da Amd risulta che anche il costo medio dei "passaggi" attraverso i nodi delle varie CPU (a seconda della configurazione: a 2, 4 o 8 processori) è anch'esso molto piccolo, tanto che "sommando" tutti questi valori la latenza è comunque sempre inferiore a quella della classica accoppiata NorthBridge/Memory Controller -> AGP/Periferiche varie...

Un gran lavoro, IMHO, e realizzato in maniera efficiente ed elegante...