Le prime informazioni sui processori Intel Xeon a 8 core

Nel corso del primo trimestre 2009 Intel immetterà in commercio le prime cpu per sistemi server e workstation della famiglia Xeon, basate su architettura nota con il nome in codice di Nehalem.

Queste cpu implementeranno per la prima volta, all'interno della famiglia di cpu Xeon, sia memory controller integrato che il bus di comunicazione QPI, QuickPath Interconnect, grazie al quale migliorano in modo sensibile le prestazioni velocistiche in ambiente multisocket.

In concomitanza della International Solid State Circuits Conference, evento che si svolgerà tra l'8 e il 12 Febbraio a San Francisco, Intel terrà una presentazione pubblica incentrata sulle proprie cpu Xeon dotate di 8 core fisici, e 16 core logici.

Questi processori integreranno al proprio interno ben 2,3 miliardi di transistor, grazie all'utilizzo di tecnologia produttiva a 45 nanometri. La cpu, indicata attualmente con il nome in codice di Beckton, integreà al proprio interno 4 connessioni QPI di tipo point to point e utilizzerà socket LGA-1567 per la connessione con la scheda madre, richiedendo di conseguenza l'utilizzo di nuove piattaforme rispetto a quanto adottato con le precedenti cpu Xeon basate su architettura Core 2.

Considerando il quantitativo di transistor dichiarati da Intel per questi processori, prendendo quale riferimento i 731 milioni di transistor integrati nelle cpu Core i7 quad core basate su architettura Nehalem, è lecito presumere che questi processori utilizzeranno un quantitativo di cache L3 unificata tra i core ben superiore agli 8 Mbytes presenti attualmente nelle cpu Core i7 per sistemi desktop.

La cache, del resto, è un componente che incide in modo sensibile sul numero complessivo di transistor integrati in un processore, con un impatto proporzionamente ben più contenuto in termini di superficie complessiva del processore. Non è chiaro al momento attuale quando Intel presenterà questi processori a 8 core, dotati di architettura nativa e non di tipo MultiChip Module: è presumibile che durante l'evento alla International Solid State Circuits Conference possano venir forniti ulteriori dettagli.