EHP, l'APU per i supercomputer exascale è ancora nei piani di AMD

Sono passati oltre 4 anni da quando circolarono le prime informazioni su Exascale Heterogeneous Processor (EHP), l'ambizioso progetto di AMD di creare una APU per i supercomputer. Tale APU prevedeva non solo di 32 core x86 Zen, ma anche una GPU Greenland (Vega) affiancata da memoria HBM, il tutto sullo stesso package.

Era l'estate del 2015, un periodo difficile per AMD (si parlava di bancarotta), ma in cui l'azienda stava gettando le basi per il rilancio che sarebbe arrivato dal 2017 in poi. Oggi AMD opera fortunatamente su altre basi e con ben altre prospettive, e come noto è riuscita a raggiungere e superare il traguardo dei 32 core, ma solo su chip "tradizionali". Che fine ha fatto quindi il progetto di quella APU? È stato cancellato? Sembra di no, sta solo procedendo a fari spenti.

Il progetto originario di Exascale Heterogeneous Processor (EHP)

L'utente Underfox su Twitter ha scoperto diversi brevetti da cui si capisce che il progetto EHP è ancora vivo e vegeto, e che AMD sta solo aspettando la tecnologia giusta per concretizzare la sua idea. Quella tecnologia dovrebbe essere X3D, il cui arrivo è stato anticipato nel corso dell'ultimo Financial Analyst Day a inizio marzo.

X3D rappresenta un package 3D di tipo ibrido che prevede collegamenti verticali e orizzontali tra i chip montati sul package. Ovviamente si tratta solo di un tassello di un quadro più complesso che prevedrebbe un progetto MCM (multi-chip module) per CPU e GPU, con una gestione dinamica e coerente della memoria.

Clicca per ingrandire

In una presentazione del 2017 infatti, si parlava di Exascale Node Architecture (ENA), di cui EHP era solo una parte. "ENA consiste di un Exascale Heterogeneous Processor (EHP) accoppiato a un sistema di memoria avanzato. EHP è costituito da unità di calcolo ad alte prestazioni (CPU+GPU), memoria HBM 3D sullo stesso package e un uso aggressivo delle tecnologie di die stacking e chiplet per rispondere ai requisiti dell'exascale computing in modo bilanciato".

A tutto questo si aggiungevano tecniche di collegamento e gestione energetiche avanzate, nonché il pieno supporto da parte dei framework basati sugli ecosistemi Heterogeneous System Architecture (HSA) e Radeon Open Compute (ROCm).

All'epoca AMD pensava a otto chiplet con quattro core Zen ciascuno per la CPU, con Simultaneous Multi-Threading (SMT) opzionale. La GPU invece avrebbe contato su otto chiplet, ognuno con 32 CU. Ogni chiplet grafico avrebbe garantito una potenza di 2 TFLOPs con calcoli FP64 (doppia precisione), per un totale complessivo (CPU+GPU) di 16 TFLOPs. "Con un sistema dotato di 100.000 nodi si avrebbero 1,6 exaflops di potenza", affermava AMD.

Ovviamente è scontato dire che l'APU, se e quando arriverà, sarà basata su architettura Zen di ultima generazione e una versione dell'architettura CDNA, nonché l'ultima tecnologia disponibile in fatto di memoria HBM.

Ricordiamo che AMD ha siglato contratti per due HPC exascale chiamati Frontier ed El Capitan, ma al momento non sembra prevedano l'uso di una APU di questo genere, bensì di processori EPYC e acceleratori Radeon Instinct.