Intel

Itanium 2 Montecito: livelli record in virgola mobile

di pubblicata il , alle 09:31 nel canale Private Cloud Itanium 2 Montecito: livelli record in virgola mobile

Il debutto delle cpu Itanium 2 basate su core Montecito si avvicina: Intel annuncia valori record per le performances di questi sistemi nell-esecuzione di calcoli in floating point

 
74 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
fantoibed09 Luglio 2005, 02:19 #41
Secondo me è geniale il sistema di predicazione dell'Itanium2, che lo rende molto efficiente in presenza di codice con molti salti condizionati.
Per i prezzi e i consumi, la gamma mi sembra abbastanza ampia. I Deerfield costano circa 500$ x 1000 unità e hanno un TDP di 62W.
homero10 Luglio 2005, 10:19 #42
l'unica cosa che hanno in comune il PPRO con l'itanium e' il salto generazionale che in epoche diverse i due processori hanno costituito, ciascuno nella sua.
per il resto sono due sistemi radicalmente diversi.
ITANIUM non predice una mazza, semplicemente perche' puoi decidere nel codice cosa caricare in cache e su quale core.
quindi predirre cosa? quello che e' gia' stato deciso dal codice.?
fantoibed10 Luglio 2005, 13:57 #43
Originariamente inviato da: homero
quindi predirre cosa? quello che e' gia' stato deciso dal codice.?


Io ho parlato di predicazione e non di predizione.
http://www.intel.com/cd/ids/develop...a/eng/76929.htm

un codice del tipo:
[code]// Conditional statement in 'c' language
if(x)
y++;
else
y--;[/code]

nelle CPU IA-32 viene tradotto in:
[code]; Conditional statement in IA-32 assembly language

; Note: ax is variable x and dx is varibale y.

cmp ax,0 ; if(x)

je ELSE ; branch to else case

inc dx ; y++

jmp DONE ; branch to done

ELSE: dec dx ; y--

DONE:[/code]

mentre nell'Itanium in:
[code]; Conditional statement in IA-64 assembly language

; Note: r2 is variable x and r3 is varibale y.

cmp.ne p1,p2=r2,r0 // if(x)

(p1) add r3,1 // y++

(p2) sub r3,1 // y--[/code]

In soldoni, invece che cercare di prevedere l'esito di un salto condizionato come fanno gli x86, l'Itanium sfrutta le sue doti di calcolatore parallelo per calcolare contemporaneamente entrambi gli esiti del confronto e poi scarta successivamente il "branch sbagliato". Scusa se sono stato impreciso, ma sta per partire il GP e non mi voglio perdere la partenza...
IL PAPA10 Luglio 2005, 17:00 #44
Originariamente inviato da: fantoibed
In soldoni, invece che cercare di prevedere l'esito di un salto condizionato come fanno gli x86, l'Itanium sfrutta le sue doti di calcolatore parallelo per calcolare contemporaneamente entrambi gli esiti del confronto e poi scarta successivamente il "branch sbagliato". Scusa se sono stato impreciso, ma sta per partire il GP e non mi voglio perdere la partenza...


Ma con le CPU Prescott Dual core di Intel questa strategia non avrebbe senso vero? fammi capire.
fantoibed10 Luglio 2005, 17:12 #45
Originariamente inviato da: IL PAPA
Ma con le CPU Prescott Dual core di Intel questa strategia non avrebbe senso vero? fammi capire.


Certamente no.
La predicazione sugli Itanium avviene all'interno di ogni singolo core. E poi gli Itanium sono architetture in-order, i Prescott out-of-order. I Prescott effettuano predizione del branch in hardware, gli Itanium no. I Prescott sono orientati (soprattutto) al calcolo sequenziale, gli Itanium a quello parallelo....
homero10 Luglio 2005, 19:23 #46
finalmente uno che scrive il codice!!!!
BRAVO!!!
fantoibed10 Luglio 2005, 19:32 #47
Originariamente inviato da: homero
finalmente uno che scrive il codice!!!!
BRAVO!!!


A dire il vero quello snippet era della Intel ....
leoneazzurro11 Luglio 2005, 13:36 #48
Originariamente inviato da: Octane
e' vero, ma come diceva giustamente Spectrum7glr intel sta cercando di uniformare le piattaforme lasciando all'utente la possibilita' di montare CPU Xeon o Itanium. Questo tra l'altro si tradurrebbe in una riduzione dei costi di sviluppo delle piattaforme da parte dei partner intel (dovendo svilupparne una sola e non due).
Personalmente non vedo un futuro roseo per questa classe di processori (itanium) .. spero di essere smentito dai fatti..
bye


Credo sia un pò difficile uniformare le due architetture dal punto di vista HW... forse a livello di sviluppo SW si avranno IDE unificate.
cdimauro12 Luglio 2005, 11:36 #49
Originariamente inviato da: Spectrum7glr
in altri termini Intel è fermamente intenzionata a proseguire sulla strada di Itanium e forse non è lontanissimo il giorno in cui si comincerà a parlare di derivati anche per il segmento consumer.

Non credo proprio: dovrebbe tagliare la cache L3, o comunque ridurla considerevolmente, e le prestazioni scenderebbero drasticamente.
Meglio un Duron a 1Ghz con 128KB di cache L2 che un Itanium a 1 Ghz con 256KB di cache L2, per il mercato desktop...
cdimauro12 Luglio 2005, 11:39 #50
Originariamente inviato da: IL PAPA
Ma con le CPU Prescott Dual core di Intel questa strategia non avrebbe senso vero? fammi capire.

Hanno già (tutti i processorie x86 da un po' di anni a questa parte, come pure tantissimi RISC) un'unità di esecuzione fuori ordine, che a giudicare dai risultati fa decisamente meglio il suo lavoro.

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
^