Itanium 9300: Intel presenta le cpu Tukwila

Forse ho capito il contrario di quello che intendevi... perche' l'esecuzione fuori ordine aumenta le prestazioni di *tanto*, ma richiede un botto di transistor (ed e' cosi' complessa da gestire che le compagnie che sono in grado di costruire processori superscalari OOO si contano sulle dita di una mano: IBM, Intel, AMD, Fujitsu, e credo basta).

Hai ragione, mi ero dimenticato di accennare alla cosa...
In fondo si può dire che gli Alpha abbiano avuto la loro rivincita. Certo però che un Alpha EV8 sviluppato senza il vincolo della retrocompatibilità x86... mah, mi sa che me lo posso giusto sognare di notte
Fra l'altro con un transistor count ridicolo, il 21264 aveva (se non vado errato) il 30-50% in meno dei transistor del K7, al netto della cache.
Insomma, frequenze da P4 con un'efficienza superiore a quella del K7, il tutto nel 1999

Guarda, sicuramente in Intel questi conti sono capaci a farli

Purtroppo i ricordi sono un po' sbiaditi, ma avevo letto ai tempi una splendida disamina dell'architettura fatta da uno dei saggi di ICHC, in cui spiegava che Itanium, per come è concepito, ha bisogno di cache non solo mastodontiche, ma pure veloci.

Di usare memoria DRAM per la cache se ne parla già da un po' ma nessuno ha ancora messo in pratica i buoni propositi, chissà se ci si arriverà in futuro... certo, sarebbe un risparmio di silicio non da poco.

Hai ragione, mi ero dimenticato di accennare alla cosa...
In fondo si può dire che gli Alpha abbiano avuto la loro rivincita. Certo però che un Alpha EV8 sviluppato senza il vincolo della retrocompatibilità x86... mah, mi sa che me lo posso giusto sognare di notte
Fra l'altro con un transistor count ridicolo, il 21264 aveva (se non vado errato) il 30-50% in meno dei transistor del K7, al netto della cache.
Insomma, frequenze da P4 con un'efficienza superiore a quella del K7, il tutto nel 1999



Guarda, sicuramente in Intel questi conti sono capaci a farli
Purtroppo i ricordi sono un po' sbiaditi, ma avevo letto ai tempi una splendida disamina dell'architettura fatta da uno dei saggi di ICHC, in cui spiegava che Itanium, per come è concepito, ha bisogno di cache non solo mastodontiche, ma pure veloci.
Di usare memoria DRAM per la cache se ne parla già da un po' ma nessuno ha ancora messo in pratica i buoni propositi, chissà se ci si arriverà in futuro... certo, sarebbe un risparmio di silicio non da poco.



Cosa significa "bene"? Pensi che tutto il codice x86 in giro sia stato scritto da incapaci?
Semplicemente, è codice scritto avendo presente la CPU su cui doveva girare, molto diversa dall'Itanium.

Pensa che bello se tu comprassi un programma che gira lentissimo sul tuo sistema e ti spiegassero che è una cosa voluta perché sono già pronti a supportare le architetture che ci saranno tra dieci anni

Il motivo della realizzazione del più conservativo processo a 65nm potrebbe essere questo:

http://www.tgdaily.com/networking-b...lls-amd-opteron

"The way Intel has designed the transistors is 100X stronger than the previous generation. They're resistant to cosmic rays.

Intel has double device data protection for the first time. The Quick Path Interconnect allows for "self healing" with half bandwidth QPI. You can hotplug practically everything delivering a virtual reliability environment."

non so' quanto l'abbiano sparata questa cosa, ma diciamo che hanno puntato in alto per qualche appalto militare