Un nuovo Socket per le cpu Opteron Quad Core

Non credo ritiri facilmente CPU con pin piegati o spezzati... soprattutto le versioni "tray" o "OEM" che non dovrebbero finire in mano a persone non di professione!

non[/i] implica un redesign delle schede madri.

In secondo luogo, la fragilità del socket è relativa. E' vero che i primi socket T erano fragili, ma col tempo la robustezza è migliorata. Ricordo i socket non li fa la AMD, quindi le mobo socket F erediteranno tutta l'esperienza del campo. E anche se il socket fosse fragile, come è stato detto, gli Opteron vengono (si spera) comunque montati da gente esperta, mica dal primo niubbo di passaggio.

Per chi chiedeva se gli Athlon X4 andranno su socket F: ovviamente no. Se mai ci saranno a breve, saranno sempre su socket AM2.

[quote=tisserand]Prego signori venghino alla fiera dei socket...chi più ne ha, più ne metta...per le foche ammaestrate!

*l'utilizzo del socket7, lo slotA (che altro no era che uno slot1 montato rovescio ma i componenti del packaging e sulle piastre erano gli stessi), il package ceramico poi organico[/SIZE]


Ciao

Si, però anche gli Athlon su cartuccia avevano la cache L2 esterna ad 1/2 o ad 1/3 della velocità... Ho un Athlon 600 su cartuccia (Thunderbird???) che ha la cache esterna, credo ad 1/2 della velocità...

diciamo che comunque la cache in un' architettura di elaborazione è solo *uno* dei fattori, e non il più importante in assoluto

sulle MB socket 7 la cache L2 on board aveva una frequenza massima di 66 mhz - portare la frequenza a 133 - 166 mhz, usando componenti OEM (chip di cache samsung), quindi non custom, quindi relativamente economici, lo chiamo miglioramento... non radicale, ma un miglioramento...

comunque, il secondo motivo per cui l' architettura P6 rimaneva più efficiente del precedente pentium, dopo la concezione della pipeline e relativa esecuzione out of order ("speculativa", per usare un termine di moda all' epoca), era la connessione front side bus asincrona (nel senso di non - bloccante, ovvero tale che il processore potesse accodare al system controller la richiesta di trasferimento di un dato, per mettersi in stato di attesa solo al raggiungimento di un limite di tot transazioni in sospeso - mentre sul socket7 la cpu doveva attendere il risultato di ogni operazione i/o oppure in memoria... visto che la cpu operava già a un multiplo della frequenza di sistema , nel periodo di una transazione "andavano via" svariati cicli interni )
[QUOTE]Per x386 chi ha introdotto la cache l2 integrata nel core e funzionante in sincro con il procio è stata Amd e non Intel

Ma la sua incapacità
...
nel produrre cache l2 integrata nella cpu

(cosa che invece fece Subito dopo Amd con il K6III)

Ma grazie ad una pressante e valida operazione di marketing quello che era una limitazione della sua architettura passo per un vantaggio.

Chi ha superato per prima la barriera del giga è stata Amd, chi ha introdotto le estensioni a 64bit: sempre Amd.
Allora mi dite dov'è il presunto vantaggio tecnologico di intel rispetto alla concorrenza?

Per il discusso Slot A di Amd, la questione non fu economica, anzi quella soluzione innalzo i costi di produzione, ma piuttosto una scelta di marketing costretta: i socket erano il passato ( una soluzione tecnica vecchia con prestazioni inferiori) il futuro erano i SECC.questa era la convinzione nella maggiorparte degli utenti e Amd fu costretta ad utilizzare tale soluzione.
Il fatto di utilizzare poi le componenti meccaniche dei pentium fu dovuto principalmente per limitare il più possibile l'innalzarsi del prezzo del prodotto finito: erano componenti gia disponibili in grosse quantita che non richiedevano investimenti per iniziarne la produzione.

dimentichi che tra K6 e athlon il transistor count del core è parecchio diverso...9 milioni per il primo, circa 21 per ilsecondo , mentre cleron e k6-3 arrivano a 19 e 25 circa con le relative cache
quello che fa la differenza è l' area complessiva che si consente a un chip di occupare con un determinato processo produttivo: dall' area del singolo die dipende in larga misura la resa produttiva, e dall' area deriva il transistor budget per un determinato modello di cpu o di chip in genere
[QUOTE]Difatti quando uscì il k7 era in arrivo il k6III, che per scelta commerciale non fu mai commercializzato a causa delle prestazioni simili al k7 ed al costo superiore.

sulle MB socket 7 la cache L2 on board aveva una frequenza massima di 66 mhz - portare la frequenza a 133 - 166 mhz, usando componenti OEM (chip di cache samsung), quindi relativamente economici, lo chiamo miglioramento
diciamo che comunque la cache in un' architettura di elaborazione è solo *uno* dei fattori, e non il più importante in assoluto
diciamo che il secondo motivo per cui lì architettura P6 rimaneva più efficiente del precedente pentium, dopo la concezione della pipeline e relativa esecuzione out of order ("speculativa", per usare un termine di moda all' epoca), era la connessione front side bus asincrona (nel senso di non - bloccante, ovvero tale che il processore potesse accodare al system controller la richiesta di trasferimento di un dato, per mettersi in stato di attesa solo al raggiungimento di un limite di tot transazioni in sospeso - mentre sul socket7 la cpu doveva attendere il risultato di ogni operazione i/o oppure in memoria... visto che la cpu operava già a un multiplo della frequenza di sistema , nel periodo di una transazione "andavano via" svariati cicli interni )

diciamo che il primo x86 a integrare la cache l2 sul die e funzionante a piena frequenza fu il Celeron Mendocino 300A ...
K6 III uscì nel 99, molti mesi dopo il celeron e quasi due anni dopo il pentium II (che è del marzo 97)

diciamo che quando usciva pentium II (nel 1997) erano pochissimi i sistemi in cui la cpu fosse topologicamente vicina alla cache (sui RISC di fascia alta si avevano le famigerate "cpu board" ) a prescindere dalla ISA, in ambito PC nessuno era riuscito a implementarla in pratica prima del pentium PRO (caso raro di MCM nell' industria microelettronica)...
per cui, diciamo che in realtà non era una limitazione, ma una soluzione allo stato dell' arte (per l' epoca), o se non altro un buon compromesso: praticamente, solo Alpha aveva la cache on die nel 96-97

se un' azienda è stata la prima a infrangere uno o due record particolari, non vuol dire che sia o sia stata la prima in tutto il resto questo senza nulla togliere e a prescidere dal nome

la realtà è che AMD, per far accettare la propria soluzione a un mercato fatto per la maggior parte dai produttori di MB e accessori (dissipatori) taiwanesi, doveva permettere a questi ultimi di essere sul mercato in tempi brevi e a costi concorrenziali: questo, riciclando quanto più possibile il lavoro di progettazione in termini di layout dei componenti, valutazione delle clearance zones on board, già fatto per i prodotti a base intel
che il SECC non fosse il futuro era evidente... al tempo dell' uscita di Athlon i celeron su socket esistevano già da un anno e mezzo, e pochi mesi dopo il pentium3 Coppermine usciva in contemporanea su scheda SECC2 e su fcpga370, faceva presagire un ritorno al socket

studiare la storia please...