Un nuovo Socket per le cpu Opteron Quad Core

dimentichi che tra K6 e athlon il transistor count del core è parecchio diverso...9 milioni per il primo, circa 21 per ilsecondo , mentre cleron e k6-3 arrivano a 19 e 25 circa con le relative cache
quello che fa la differenza è l' area complessiva che si consente a un chip di occupare con un determinato processo produttivo: dall' area del singolo die dipende in larga misura la resa produttiva, e dall' area deriva il transistor budget per un determinato modello di cpu o di chip in genere

se non è mai stato commercializzato, io non potrei avere in casa 3 sistemi con k6-3 funzionanti... invece sono tutti qui, e uno è quello che sto usando in questo momento, come si spiega?

Esclusiva, non associativa...

http://www.elet.polimi.it/upload/baresi/info2/cache.pdf (il primo che ho trovato, per non scomodare wikipedia)
l' associatività ha a che vedere con la dimensione del SET, quindi col parallelismo a livello di blocchi e con la progettazione e complessità della cache stessa
esclusivo è contrario di inclusivo () nel senso di mappare dati in un livello della memory hierarchy, complementari rispetto a quelli contenuti successivo, piuttosto che un sottoinsieme stretto del contenuto del livello successivo

dont worry, anzi ti ringrazio della correttezza
[QUOTE]La differenza di transistor fu dovuto essenzialmente all'allungamento degli stadi delle pipe, in quanto la l1 e l2 avevano la stessa dimenzione (anche se la cache l1 degli athlon era associativa e non venivano duplicati i dati tra le due cache) se non sbaglio

Non è proprio così.
Intel sperando di distanziare i rivali nella corsa alle prestazioni, abbandonò il socket7 per passare ad un nuovo bus.
Ma la sua incapacità (non una evoluzione tecnica, quanto piuttosto una involuzione) nel produrre cache l2 integrata nella cpu (cosa che invece fece Subito dopo Amd con il K6III) la costrinse a ripiegare su una cache alloggiata su scheda separata viaggiante a metà della velocità di clock della cpu, e con alcuni PII addirittura ad un terzo (PII 450) il tutto racchiusa nella famosa cartuccia (o SECC).
Ma grazie ad una pressante e valida operazione di marketing quello che era una limitazione della sua architettura passo per un vantaggio.
Vedo purtroppo che anche su questo forum ci sono pero utenti che invece di capire il meccanismo che porta ad adottare una soluzione a scapito di altre si fida delle dichiarazioni fatte in campagna pubblicitaria dalle aziende (non solo Intel)

Per x386 chi ha introdotto la cache l2 integrata nel core e funzionante in sincro con il procio è stata Amd e non Intel.
Chi ha superato per prima la barriera del giga è stata Amd, chi ha introdotto le estensioni a 64bit: sempre Amd.
Allora mi dite dov'è il presunto vantaggio tecnologico di intel rispetto alla concorrenza?
Per il discusso Slot A di Amd, la questione non fu economica, anzi quella soluzione innalzo i costi di produzione, ma piuttosto una scelta di marketing costretta: i socket erano il passato ( una soluzione tecnica vecchia con prestazioni inferiori) il futuro erano i SECC.
questa era la convinzione nella maggiorparte degli utenti e Amd fu costretta ad utilizzare tale soluzione.
Il fatto di utilizzare poi le componenti meccaniche dei pentium fu dovuto principalmente per limitare il più possibile l'innalzarsi del prezzo del prodotto finito: erano componenti gia disponibili in grosse quantita che non richiedevano investimenti per iniziarne la produzione.